奥鹏在线答案
- 2024-03-05 [判断] TMS320x28xx的C编译器符合ANSI定义的ANSI C标准，C++编译器符合支持ISO/IEC 14882–1998标准
- 2024-03-05 [判断] 正交编码脉冲电路对编码输入脉冲的上升沿和下降沿都进行计数，因此，由QEP电路产生的通用定时器的时钟输入是每个输入脉冲序列频率的4倍。
- 2024-03-05 [单选] 当XPLLDIS为（ ）时，系统直接采用外部时钟或外部晶振直接作为系统时钟
- 2024-03-05 [单选] 此C281x CPU除了支持 个CPU级的中断外
- 2024-03-05 [判断] 锁相环是一种控制晶振使其相对于参考信号保持恒定相位的电路，在数字通信系统中使用比较广泛。
- 2024-03-05 [判断] 对于目前微处理器或数字信号处理器集成的片上锁相环，主要作用则是可以通过软件适时的配置片上外设时钟，提高系统的灵活性和可靠性。
- 2024-03-05 [判断] 定点与浮点DSP的基本差异在于它们各自表达的数值范围不同
- 2024-03-05 [判断] 使用ADC采集外部信号时，可以选择“同时”和“顺序”两种转换模式。
- 2024-03-05 [判断] TMS320C2000 系列DSP 片上整合了Flash 存储器、快速的AD 转换器、增强的CAN 模块、事件管理器、正交编码电路接口、显示加速单元等外设
- 2024-03-05 [判断] 外设产生中断时，中断标志寄存器（IF）相应的位将被置0，如果中断使能寄存器（IE）中相应的使能位也被清零，则外设产生的中断将向PIE控制器发出中断申请。